Шина PCI
4.4. Шина PCI
PCI (Peripheral Component Interconnect) local bus - шина со- единения периферийных компонентов. Будучи локальной, эта шина занимает особое место в современной архитектуре PC, являясь мостом (mezzanine bus) между системной шиной про- цессора и шиной ввода/вывода ISA/EISA или МСА. Шина PCI разрабатывалась в расчете на Pentium-системы, но хоро- шо сочетается и с процессорами 486. Является четко стандар- тизованной высокопроизводительной и надежной шиной рас- ширения. В настоящее время действует спецификация PCI 2.1. При частоте шины 33 МГц скорость теоретически достигает 132/264 Мбайт/с для 32/64 бит; при частоте синхронизации 66 МГц - в два раза выше (версия 2.1 допускает частоту до 66 МГц при согласии всех устройств на шине).
Шина является синхронной - фиксация всех сигналов вы- полняется по положительному перепаду (фронту) сигнала CLK. В каждой транзакции (обмене по шине) участвуют два устройства - инициатор обмена (Initiator или Master, ини- циирующее устройство, ИУ) и целевое устройство (Target или Slave, ЦУ).
Шина PCI все транзакции трактует как пакетные: каждая транзакция начинается фазой адреса, за которой может сле-
довать одна или несколько фаз данных. Для адреса и дан- Hbix используются общие мультиплексированные линии AD. Четыре мультиплексированные линии С/ВЕ[3:0] использу- ются для кодирования команд в фазе адреса и разрешения байт в фазе данных. В начале транзакции И У активизирует сигнал FRAME#, по шине AD передает целевой адрес, а по линиям С/ВЕ# - информацию о типе транзакции (коман- де). Адресованное ЦУ отзывается сигналом DEVSEL#, после чего И У может указать на свою готовность к обмену данны- ми сигналом IRDY#. Когда к обмену данными будет готово и ЦУ, оно установит сигнал TRDY#. Данные по шине AD могут передаваться только при одновременном наличии сигналов IRDYft и TRDY#. С помощью этих сигналов ИУ и ЦУ согла- суют свои скорости, вводя такты ожидания. На Рисунок 4.9 при- ведена временная диаграмма обмена, в которой и ИУ, и ЦУ вводят такты ожидания. Если бы они оба ввели сигналы го- товности в конце фазы адреса и не снимали их до конца обмена, то в каждом такте после фазы адреса передавались бы по 32 бита данных, что обеспечило бы выход на предель- ную производительность обмена.
